搜索
Cadence 携手台积公司，推出面向其先进工艺与 3DFabric 的 AI 流程和 IP，推动下一代创新
9 小时前
楷登电子（Cadence）近日宣布，在芯片设计自动化和IP领域取得重大进展。这一成果得益于其与台积电（TSMC）的长期合作，双方共同开发先进设计基础设施，显著缩短产品上市周期，以满足AI和HPC客户的应用需求。Cadence与台积电在AI驱动的EDA工具、3D-IC设计、IP核及光子学等领域展开紧密合作，推出多项全球领先的半导体设计解决方案。合作成果包括：通过认证的AI驱动设计流程、支持3Dblox标准的Integrity 3D-IC平台、适用于台积电先进工艺的硅验证IP核（如DDR5、GDDR7、UCIe等），以及针对台积电COUPE光子引擎技术的设计支持。这些进展覆盖了从小芯片（Chiplet）到系统级封装的广泛领域，为AI、汽车电子、超大规模计算等市场提供了高性能、低功耗的解决方案。
